Everyone knows doing the principle diagram of the PCB is designed into a real piece of PCB, please don’t look down upon this process, there are a lot of things on the principle of practicable in engineering has difficult to achieve, or something that someone can achieve them,but others can not, so it is not difficult to make a PCB, but make a good PCB Prototype is not an easy thing.
Hai khó khăn lớn trong lĩnh vực vi điện tử là tín hiệu tần số cao và xử lý tín hiệu yếu, sản xuất PCB cấp độ là đặc biệt quan trọng trong lĩnh vực này, việc thiết kế cùng một nguyên tắc, các thành phần tương tự, những người khác nhau làm PCB sẽ có kết quả khác nhau, vậy làm thế nào để làm cho a PCB tốt board Dựa trên kinh nghiệm trước đây của chúng tôi, chúng tôi muốn thảo luận về quan điểm của chúng tôi về các khía cạnh sau:
1. Xác định mục tiêu của bạn
Nhận được một nhiệm vụ thiết kế, trước hết phải xóa những mục tiêu thiết kế, là một hội đồng quản trị PCB chung , có tần số cao PCB , xử lý tín hiệu nhỏ PCB hoặc có cả tần số cao và xử lý tín hiệu nhỏ của PCB, nếu nó là một PCB chung , miễn cũng như bố trí hợp lý và gọn gàng, kích thước cơ khí chính xác, Nếu dòng tải và dòng dài, sẽ được xử lý bởi một phương tiện nào đó, làm giảm tải, tăng cường dòng dài của ổ đĩa, chính là để ngăn chặn phản ánh dòng dài của. khi có hơn dòng tín hiệu 40MHz trên bảng, cân nhắc đặc biệt được thực hiện đối với các đường tín hiệu, chẳng hạn như crosstalk.If tần số cao hơn, có nhiều hạn chế về chiều dài của dây, theo các thông số phân phối của lý thuyết mạng, tương tác giữa mạch tốc độ cao và tập tin đính kèm của nó là yếu tố quyết định, hệ thống không thể bỏ qua trong design.With cải thiện tốc độ truyền cửa, trên dòng chống lại sẽ tăng lên, nhiễu xuyên âm giữa các dòng tín hiệu lân cận sẽ tỷ lệ thuận với sự gia tăng, thường là tiêu thụ điện năng tốc độ cao và tản nhiệt của mạch là rất lớn, nên gây ra đủ sự chú ý khi thực hiện High Tg PCB.
Khi hội đồng quản trị có mức millivolt thậm chí mức độ phần triệu vôn khi tín hiệu yếu, tín hiệu sẽ cần được chăm sóc đặc biệt, tín hiệu nhỏ là quá yếu, rất dễ bị nhiễu tín hiệu mạnh mẽ khác, che chắn các biện pháp thường là cần thiết, nếu không sẽ làm giảm đáng kể tín hiệu-to-noise tín hiệu ratio.So rằng hữu ích đang bị át đi bởi tiếng ồn và không thể được chiết xuất một cách hiệu quả.
Trên tàu biện pháp cũng nên được xem xét trong giai đoạn thiết kế, vị trí địa lý của các điểm kiểm tra, kiểm tra điểm các yếu tố cách ly không thể bỏ qua, bởi vì một số tín hiệu nhỏ và tín hiệu tần số cao không trực tiếp thêm đầu dò để đo lường.
Bên cạnh đó, có những yếu tố khác có liên quan, chẳng hạn như các lớp của bảng, hình dạng gói của các thành phần và độ bền cơ học của làm bảng boards.Before PCB, bạn nên có một mục tiêu thiết kế trong tâm trí.
2. Hiểu các yêu cầu về chức năng của các thành phần được sử dụng trong cách bố trí
Như chúng ta đã biết, có một số thành phần đặc biệt trong cách bố trí đã yêu cầu đặc biệt, chẳng hạn như Loti và APH sử dụng bộ khuếch đại tín hiệu analog, bộ khuếch đại tín hiệu analog cho yêu cầu điện cho mịn, mô phỏng ripple.The nhỏ bộ phận tín hiệu nhỏ nên được giữ cách xa điện devices.On hội đồng quản trị OTI, phần khuếch đại tín hiệu nhỏ cũng được thiết kế đặc biệt với một chiếc mặt nạ che chắn để bảo vệ các chip interference.GLINK điện từ đi lạc sử dụng trong hội đồng quản trị NTOI là quá trình ECL, tiêu thụ điện năng sốt lớn, cho vấn đề tản nhiệt phải được tiến hành khi bố trí phải được xem xét đặc biệt, nếu làm mát tự nhiên, sẽ đưa chip GLINK trong luồng không khí được mịn màng, và ra khỏi sức nóng không phải là một tác động lớn đến chips.If khác có một sừng hoặc công suất cao khác thiết bị trên tàu, nó cũng có thể gây ô nhiễm nghiêm trọng về sức mạnh nó cũng nên chú tâm đầy đủ.
3. Xem xét bố trí thành phần
Cách bố trí của các thành phần đầu tiên là một yếu tố để xem xét là việc thực hiện, liên quan chặt chẽ đến kết nối các thành phần lại với nhau càng nhiều càng tốt, đặc biệt là đối với một số dòng tốc độ cao, bố trí là để làm cho nó càng ngắn càng tốt để tách tín hiệu điện và nhỏ tín hiệu device.In tiền đề đáp ứng hiệu suất của mạch điện, nó cũng là cần thiết để xem xét sự sắp xếp của các thành phần theo thứ tự, đẹp, thuận tiện để kiểm tra, kích thước cơ học của hội đồng quản trị, vị trí của các ổ cắm, vv
Thời gian trễ truyền dẫn của nền tảng và kết nối trong hệ thống tốc độ cao cũng là yếu tố đầu tiên được xem xét khi thiết kế system.Signal vào thời gian truyền đã ảnh hưởng lớn đến tốc độ hệ thống tổng thể, đặc biệt đối với tốc độ cao ECL mạch, mặc dù tốc độ cao tích hợp khối mạch chính nó, nhưng là kết quả của trên sàn nhà với kết nối thông thường (mỗi dài 30 cm, về sự chậm trễ của 2 ns) mang lại sự gia tăng của thời gian trễ, có thể làm cho tốc độ hệ thống sẽ giảm đáng kể. Giống như một thanh ghi dịch, đồng bộ truy cập đồng bộ này bộ phận làm việc trên cùng một mảnh của thẻ, tốt nhất vì thời gian trễ truyền dẫn khác nhau của tín hiệu đồng hồ trên bảng không đồng đều, có thể dẫn đến một sự thay đổi đăng ký lỗi sản phẩm, nếu không phải trên một tấm, nơi đồng bộ hóa là chìa khóa, từ nguồn đồng hồ công cộng kết nối với dòng đồng hồ phải bằng chiều dài của hội đồng quản trị.
4. Xem xét các hệ thống dây điện
Với thiết kế của OTNI và mạng cáp quang sao, hơn 100MHz của dòng tín hiệu tốc độ cao sẽ cần phải được thiết kế trong tương lai. Một số khái niệm cơ bản của đường truyền tốc độ cao sẽ được giới thiệu ở đây.
Đường dây truyền tải
Bất kỳ “dài” Tín hiệu đường trên một in bảng mạchcó thể được coi là một truyền line.If sự chậm trễ truyền của dòng ngắn hơn nhiều so với thời gian tín hiệu gia tăng, sự phản ánh của các chủ sở hữu trong sự trỗi dậy tín hiệu sẽ được submerged.No còn xuất hiện vượt qua, giật và đổ chuông, cho vào lúc này, hầu hết các mạch MOS, vì thời gian trỗi dậy của thời gian trễ truyền dòng là lớn hơn nhiều, vì vậy nó có thể được tính bằng mét dài và không distortion.And tín hiệu cho mạch logic nhanh hơn, đặc biệt tốc độ cực cao ECL.
Trong trường hợp của mạch tích hợp, độ dài của các dấu vết phải được rút ngắn đáng kể để duy trì tính toàn vẹn của tín hiệu do tốc độ cạnh nhanh hơn.
Có hai cách để làm cho mạch tốc độ cao trong một công việc dòng tương đối dài mà không biến dạng nghiêm trọng, được sử dụng cho sự suy giảm nhanh chóng trong cạnh TTL diode schottky phương pháp kẹp, làm cho xung được kiềm chế trong một diode là thấp hơn so với mặt đất sụt áp tiềm năng vào mức độ giảm giật ở mặt sau của biên độ, chậm tăng cạnh các vượt qua được cho phép, nhưng nó là mức độ “H” trong tình trạng sản lượng tương đối cao trở kháng của mạch (50 ~ 80 Ω) suy giảm .in Ngoài ra, do mức độ “H” khả năng miễn dịch của nhà nước, vấn đề giật lớn hơn không phải là rất nổi bật, thiết bị của loạt HCT, nếu sử dụng Schottky diode kẹp và loạt phụ kháng kết nối phương pháp, hiệu lực thi hành được cải tiến sẽ được rõ ràng hơn.
Khi có một fan hâm mộ ra dọc theo đường tín hiệu, TTL phương pháp tạo hình mô tả ở trên là thiếu tốc độ bit cao hơn và cạnh nhanh speed.Because có được phản ánh sóng trong dòng, họ sẽ có xu hướng được tổng hợp ở mức cao, do đó gây biến dạng nghiêm trọng của tín hiệu và giảm chống nhiễu ability.Therefore, để giải quyết vấn đề phản ánh, phương pháp khác thường được sử dụng trong hệ thống ECL: dòng trở kháng phù hợp với method.In cách này phản ánh được điều khiển và tính toàn vẹn của tín hiệu được đảm bảo.