All e Spadséiergank Linn op der PCB Verwaltungsrot am Fall vun duerch héich Frequenz Signal un d'Signal vun Zäit Retard ëmmer, Fëschschwanz Formatioun ass den Haaptgrond Zweck vun "déi selwecht Grupp vu wëssenschaftlech" Retard kleng Deel vum Signal Linnen, sinn dës Deeler oft net oder manner wéi aner Signaler vun anere Veraarbechtung Logik; de stäerkste typesch ass d'Auer Linn, déi duerch all aner Logik normalerweis net verschafft ass, sou seng Verspéidung ass manner wéi aneren Zesummenhang Signaler.
Linn Längt ass wéi héich-Vitesse digital PCBfir behalen Retard Ënnerscheed vun all Signal an enger Rei, d'Efficacitéit vun der liesen Donnéeën an de System an der selwechter Period ze garantéieren (Retard manner wéi ee Auer Zyklus falsch wann se d'Donnéeën vun den nächsten Zyklus liesen), Retard der allgemeng Ufuerderunge Ënnerscheed net méi wéi e Véirel vun der Auer Zyklus ass, an der Eenheet Längt Linn Retard Ënnerscheed ass fix, Retard mat der Linn Breet, Linn Längt, Koffer deck, Risotto Layer Struktur, mä d'Linn ze ass laang d'Verdeelung vun verdeelt capacitance wäert eropgoen inductance, maachen d'Qualitéit Inspektioun Signal, sou d'Auer IC Récksäit sinn allgemeng RC anze-, mä Fëschschwanz Formatioun, net den inductance vun der Roll, am Géigendeel, d'inductance bewierkt der héijer Museksschoule am Rising Phase vun der Signal Verréckelung zu Phas, Signal Qualitéit Verschlechterung vun Skala maachen, sou de Noutwendegkeete Fëschschwanz op d'mannst zweemol d'Breet Linn ass, Linn Abstand, déi manner Opstig Zäit vun engem Signal ass den Afloss vun der Verdeelung vun der distrib iweerpréifen waat uted capacitance an inductance.
Well d'Programmer vun verschidden mat verschiddene Funktioun, wann Fëschschwanz Linn am wossten PC Verwaltungsrot , hir wichtegst Leeschtung der Roll vun engem FILTER inductance, verbesseren der Anti-Amëschen Kapazitéit vun Circuit, an de Fëschschwanz Linn am Computer dinn.
Haaptsächlech am puer Auer Signaler benotzt, wéi CIClk, AGPClk, déi zwou Funktiounen huet:
1. Impedance passende;
2. Filter inductance.
Fir e puer wichteg Signaler, wéi de HUBLink am INTEL HUB Architektur, sinn et 13 Wuerzelen, 233MHz laafen, an Viraussetzunge muss strikt fir laang gehaalen gin, déi verstoppte Geforen vun der Retard ëmmer eliminéiert, an de WINDING ass déi eenzeg Léisung .Generally allgemengen, d'Linn Abstand vun der coil vun der Schlaang zweemol ass esou breet wéi> = 2.The Schlaang Linn op de Quelltext Verwaltungsrot ass néideg fir d'Linn Längt vun Quelltext 33MHzClock.In normal adaptéieren PCB Verwaltungsrot Fabrikatioun , ass et eng LC FILTER mat verdeelt Parameteren, an et kann och als inductor coil vun Radio Fühler benotzt ginn, an de kuerzen a schmuele Schlaang Linn kënne benotzt ginn deem ze maachen, etc.